Freelancer logo Jak to fungujeProcházet projekty
Přihlásit se Zaregistrovat se
Zveřejněte projekt
Fotografie na titulní straně profilu
Nyní sledujete
Chyba při sledování uživatele.
Tento uživatel neumožňuje ostatním uživatelům, aby jej sledovali.
Tohoto uživatele již sledujete.
Váš členský plán povoluje pouze 0 sledovaných. Aktualizujte zde.
Úspěšně odebráno sledování
Při rušení sledování uživatele došlo k chybě.
Úspěšně jste doporučili uživatele
Chyba při doporučování uživatele.
Došlo k chybě. Obnovte stránku a zkuste to znovu.
E-mail byl úspěšně ověřen.
Avatar uživatele
$40 USD / hodinu
Pochází z VIETNAM
hanoi, vietnam
$40 USD / hodinu
Aktuálně je zde 5:32 dop.
Připojil se května 14, 2015
4 Doporučení

Duc D.

@ducdctoandh

annual-level-one.svg
verified.svg
 5,0 (110 recenze)
7,1
7,1
80%
80%
$40 USD / hodinu
Pochází z VIETNAM
hanoi, vietnam
$40 USD / hodinu
100 %
Úspěšně realizované projekty
98 %
V rámci rozpočtu
99 %
Včas
17 %
Poměr opětovného zaměstnání

FPGA/RTL Design and Verification

10 YEAR EXPERIENCE IN FPGA/VHDL/VERILOG - 100% JOB COMPLETED - COMPLETED ABOVE 100 JOBS IN FPGA/VHDL/VERILOG - 87 VERY GOOD REVIEWS I am an electronics engineer with excellent academic background, firm language skills (IELTS 6.0) and 5-years experience in TOP SKILLS below (Graduated Very Good Degree - Top 5% graduated Student at Top University in Vietnam) TOP SKILLS 1. FPGA Design. (VHDL/Verilog) 2. Design Verification with HDL, C++ and Cocotb with some tools like Xsim, Xcelium... 3. MQL4 and MQL5 4. Embedded System Design. (Schematic, PCB Design) 5. Software Design. (C/C++/Java/Android/Matlab) TOOLS 1. Xilinx Vivado/Xilinx ISE/IP Core of Xilinx. 2. Altium/Orcad/KidCad design. 3. DevC++/Visual Studio C/C++/Eclipse/Netbeen. 4. Matlab/LabView LANGUAGES -English: IELTS 6.0 (Reading 6.5, Speaking 6.5, Writing 6.0, Listening 5.5)
Freelancer Verilog / VHDL Designers Vietnam
Zobrazit všechny Verilog / VHDL Designers v Vietnam

Kontaktujte Duc D. ohledně vaší práce

Přihlaste se a proberte všechny podrobnosti prostřednictvím chatu.

Portfolio

2151550
Technical Report
Technical Report
2151527
This is the project to take data from Camera and transfer to FPGA and display into the HDMI monitor. In FPGA, we implement the algorithm to detect human in the picture and report in monitor.
Walker Recognition project
1967666
This is low-cost multiplier that I implemented in Verilog. The pictures are the simulation for 34x34 bit, 51x51 bit, 66x66 bit.
Quadruple Precision Karatsuba Multiplier
This is low-cost multiplier that I implemented in Verilog. The pictures are the simulation for 34x34 bit, 51x51 bit, 66x66 bit.
Quadruple Precision Karatsuba Multiplier
This is low-cost multiplier that I implemented in Verilog. The pictures are the simulation for 34x34 bit, 51x51 bit, 66x66 bit.
Quadruple Precision Karatsuba Multiplier
2151550
Technical Report
Technical Report
2151527
This is the project to take data from Camera and transfer to FPGA and display into the HDMI monitor. In FPGA, we implement the algorithm to detect human in the picture and report in monitor.
Walker Recognition project
1967666
This is low-cost multiplier that I implemented in Verilog. The pictures are the simulation for 34x34 bit, 51x51 bit, 66x66 bit.
Quadruple Precision Karatsuba Multiplier
This is low-cost multiplier that I implemented in Verilog. The pictures are the simulation for 34x34 bit, 51x51 bit, 66x66 bit.
Quadruple Precision Karatsuba Multiplier
This is low-cost multiplier that I implemented in Verilog. The pictures are the simulation for 34x34 bit, 51x51 bit, 66x66 bit.
Quadruple Precision Karatsuba Multiplier

Recenze

Změny byly uloženy
Zobrazeno 1 - 5 z 50+ recenzí
Filtrovat recenze podle:
5,0
$6 000,00 USD
Zync DRAM Project -- 2
Duc is the one of the best Engineers I have ever worked with. He is absolutely the person you can trust to get your project done.
C Programming
FPGA Coding
J
Pochází z John S.
@jmichael1234
•
před 2 roky
5,0
$450,00 USD
Project 32189922 has been deleted
Master class, he was available all the time for any questions or explanations about the project. Everything done perfectly!
M
Pochází z Matej P.
@MatejPetrovic
•
před 2 roky
5,0
£4 400,00 GBP
FPGA design port to Xilinx Zynq
Duc worked helped to port a design from a Max10 FPGA to a Xilinx FPGA, he has communicated well and shown great tenacity to get the job done. He has great skills and expertise in FPGA design and has enabled me to significantly improve my products performance. From the project planning stage he was very helpful and willing to make very useful suggestions. If you have a complex FPGA design project I would recommend you contact Duc
Electronics
Verilog / VHDL
FPGA
J
Pochází z John P.
@JohnPRed
•
před 2 roky
5,0
$300,00 USD
VHDL 4 Stage Pipeline Design
Was a pleasure working with him again, his budget was reasonable and he was able to complete the project in the given time frame. Would recommend him for any project you may have
Engineering
Electronics
Verilog / VHDL
Electrical Engineering
Circuit Design
Avatar uživatele
Pochází z Ishabul H.
@ishue
•
před 2 roky
5,0
$56,00 USD
FPGA project
Very easy to communicate with.
Electronics
Verilog / VHDL
Microcontroller
Electrical Engineering
FPGA
O
Closed User
@ozmataz
•
před 3 roky

Zkušenosti

Programmer

Applistar
říj 2014 - Současnost
Design FPGA/IC using Verilog/VHDL Hardware Description Language

IT Supporter

HP
dub 2014 - říj 2014 (6 měsíců, 1 )
Contact customers to fix customer’s issue in some HP software

Vzdělání

Very Good

Truòng Dai hoc Bách Khoa Hànôi, Vietnam 2009 - 2014
(5 roků)

Kvalifikace

CCNA

2013
Networking Management

Publikace

A Generalized Link Sharing and Resource Allocation Framework for Multi-Layer Virtual Networks based on SDN

Thanh Nguyen Huu, Anh-Vu Vu, Dipl.; Cong-Duc Duong, Dipl.; Duc-Lam Nguyen, Dipl.; Manh-Nam Tran, M.Sc.; Quynh-Thu Ngo, Dr.; Tai-Hung Nguyen, Dr.; Thomas Magedanz, Prof. Dr.
An OpenFlow protocol to control traffic in network

Kontaktujte Duc D. ohledně vaší práce

Přihlaste se a proberte všechny podrobnosti prostřednictvím chatu.

Ověření

Preferovaný freelancer
Má ověřenou totožnost
Má ověřený platební zdroj
Má ověřené telefonní číslo
Má ověřený e-mail
Facebook připojen

Osvědčení

us_eng_1.png US English 1 83%

Top dovednosti

Verilog / VHDL 105
FPGA 74
Electronics 60
Technical Writing 43
Embedded Software 38

Prohlédnout si podobné freelancery

Verilog / VHDL Designers in Vietnam
Verilog / VHDL Designers
Field-Programmable Gate Array Experts
Electronics Engineers

Prohlédnout si podobné prezentace

Verilog / VHDL
FPGA
Electronics
Technical Writing
Předchozí uživatel Následující uživatel
Pozvánka byla úspěšně odeslána!
Díky! Poslali jsme vám e-mailem odkaz pro získání kreditu zdarma.
Při odesílání e-mailu se něco pokazilo. Zkuste to prosím znovu.
Freelancer logo Czech Republic / Čeština Nápověda a Podpora FreelancerKategorieProjektySoutěžeFreelancersEnterpriseČlenstvíProgram preferovaných freelancerůProjektový managementMístní nabídka prácePhoto AnywherePrezentaceAPI pro vývojářeNechte se ověřitDesktop aplikace InfoO násJak to fungujeZabezpečeníInvestorMapa stránekPříběhyV tiskuTým OceněníTiskové zprávyKariéra Všeobecné podmínkyZásady ochrany osobních údajůVšeobecné podmínkyZásady ochrany autorských právEtický kodexPlatby a poplatky Partneři Escrow.comLoadshiftWarrior Forum AplikaceLogo Apple App StoreGoogle Play logo
Kopírování do schránky se nezdařilo. Zkuste to znovu po upravení vašeho přístupu.
Zkopírováno do schránky.
Registrovaných uživatelů Zveřejněných projektů
Freelancer ® is a registered Trademark of Freelancer Technology Pty Limited (ACN 142 189 759)
Copyright © 2024 Freelancer Technology Pty Limited (ACN 142 189 759)
Načítání náhledu
Bylo uděleno povolení ke geolokaci.
Vaše doba přihlášení vypršela a byli jste odhlášeni. Přihlaste se znovu.