DDR4 ZynqUS+ Custom IP

Ukončen Zveřejněno před 1 rokem K zaplacení v momentě doručení

$10-30 USD

K zaplacení v momentě doručení

Ukončen K zaplacení v momentě doručení

I need a code in VHDL for a custom IP to communicate with the DDR4 MIG, it can be through a DMA block with FIFO over the AXI bus. Everything must be done on the PL side, and must have the basic functions of writing and reading a data at a memory address. The code will be tested on the ZCU104.

Verilog / VHDL FPGA

Identifikační číslo projektu: #36377054

O projektu

4 nabídek Projekt na dálku Aktivní před 11 měsíci

Máte zájem si vydělat?

Výhody zveřejňování nabídek na Freelanceru

Zadejte váš rozpočet a dobu trvání práce
Nechte si zaplatit
Ve zkratce popište svůj návrh
Založení účtu a zveřejňování nabídek na projekty je zdarma

4 Freelnceři na tento projekt zveřejňují nabídky v průměru $106

Profilový obrázek uživatele hfbbaig
hfbbaig

Hello, I have been working with FPGA systems for more than ten years. I have worked with DDRx MIGs and their AXI based shims. I believe I can deliver your work with high quality. Looking forward to your positive resp Další

$75 USD za 20 dní
(1 recenze)
3.4
Profilový obrázek uživatele mamdouhellamie
mamdouhellamie

Dear, I am an Electronics engineer holding a master degree in Digital Electronics. I have experience in VHDL in vivado design suite. I also teach the digital electronics lab where i supervise student projects in VHDL.

$20 USD za 7 dní
(0 Recenzí)
0.0
Profilový obrázek uživatele fourier54
fourier54

I work on digital design for ASIC, I can perform what you are asking for. Please provide more details

$30 USD za 14 dní
(0 Recenzí)
0.0
Zadejte podobný projekt