Build verilog simulations

$30-250 AUD

Dokončeno

Zveřejněno

před více než rokem

$30-250 AUD

Zaplaceno při doručení

Two tasks based on verilog, serial adder and RTL for APB based protocol. More information will be shared later. Deadline - 2days[maximum] Price - 75AUD

Electrical Engineering

IČ projektu: 35530176

O projektu

2 nabídky

Vzdálený projekt

Aktivní před rokem

Chcete si vydělat nějaké peníze?

E-mailová adresa

Výhody podávání nabídek na Freelancer

Stanovte si rozpočet a časový rámec

Získejte za svou práci zaplaceno

Načrtněte svůj návrh

Registrace a podávání nabídek je zdarma

Uděleno:

@Netrapug

I am Verilog expert with more than 8 years of experience and I am very much interested to work for the project. Once assigned the project will be delivered in two days without any delay and 100% time will be allocated to the project. Lets start the project ASAP after discussing the requirements through messages.

$95 AUD v 2 dnech

5,0

(10 recenze)

4,3

2 freelanceři nabízejí v průměru $118 AUD za tuto práci

@marinafokina9696

Hello, Thanks for your posting job. I have read your project requirements and I am 100% sure I can complete your project perfectly. I have 10 years experience in Control engineering. Circuit & PCB layout & VHDL/Verilog HDL design and Microcontroller Firmware design. I will do my best to give you satisfactory results if you hire me. Please discuss about your project in more details. I can deliver your job efficiently within timeline. If you hire me, I think you won't regret.

$140 AUD v 7 dnech